PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-120219

(43) Date of publication of application: 28.04.1994

(51)Int.CI.

H01L 21/3205

(21)Application number: 04-266966

(71)Applicant: NEC CORP

(22)Date of filing:

06.10.1992


(72)Inventor: ISOBE AKIRA

(54) FORMING METHOD OF METAL WIRING

(57)Abstract:

PURPOSE: To facilitate microminiaturization, and reduce the number of times of barrier film formation, by forming wiring by burying a barrier film and copper in a trench which is formed in an insulating film and has a wiring pattern.

CONSTITUTION: A Cr film 3 and a Cu film 4 are formed in order on the surface containing a trench which is formed in the upper surface of a silicon oxide film 2 and has a wiring pattern. The Cu film 4 is buried in the trench by laser irradiation. By a chemical-mechanical polishing method, the Cr film 3 and the Cu film 4 on the part except the inside of the trench are eliminated, and the surface is flattened. A silicon nitride film 5 is deposited on the whole surface. Copper wiring whose periphery is covered with barrier films (the Cr film 3 and the silicon nitride film 5) can be precisely formed with a small number of times of barrier film formation.



LEGAL STATUS

[Date of request for examination]

20.12.1996

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2970255

[Date of registration]

27.08.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

★ 盐 华 噩 (<u>E</u>)

(11)特許出願公開番号

特開平6-120219

| 平成6年(1994)4月28日 |
|-----------------|
| (43)公開日 |

| (51)IntCl. ¹ H 0 1 L 21/3205 | 做別記号 | 庁内整理番号 | <u>.</u> | 技術表示的 |
|--|------|--------------------|------------|-------|
| • | | 7514-4M 7514-4M | H01L 21/88 | ഷ ഠ |


審査請求 未請求 請求項の数3(全5頁)


| | | | | | l | |
|----------|----------------------|-------------------|---------------|------|------------|---------------------|
| (21)出顧番号 | 特 阿 平4—266966 | (71)出现人 000004237 | 0000042 | 24 | | |
| | | | 日本電気株式会社 | (株式会 | 哉 | |
| 日費用(22) | 平成4年(1992)10月6日 | | 東京都港区芝五丁目7番1号 | 校艺五 | TB7 | 番1号 |
| | | (72)発明者 | 建 | | | |
| | | | 東京都祥 | 报艺五 | TB7 | 東京都港区芝五丁目7番1号日本電気株式 |
| | . , | | 会社内 | | | |
| | | (74)代理人 弁理士 | 并理计 | 京本 | る西の | (外2名) |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | ٠ | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |


(54) 【発明の名称】 金属配線の形成方法

【目的】絶縁膜に形成した配線パターンを有する溝にバ リア膜及び銅を埋め込んで配線を形成することにより、 微細化が容易となり、パリア膜の形成回数も削減でき

成膜し、フーザー照射によった隣内部にCu膜4を埋め ンを有する溝を含む投面にCr膜3及びCu膜4を順次 r 膜3、Cu膜4を除去し表面を平坦化する。次に、全 面に窒化シリコン膜5を堆積して周囲をバリア膜(Cr 良く、また、少ないパリア膜形成回数で形成する事が出 込み、化学-機械研磨法によって溝内部以外の部分のC **貰3及び窒化シリコン膜5)で覆われた銅配線を、精度** 【構成】酸化シリコン膜2の上面に形成した配線パター







[特許請求の範囲]

【請求項1】 半導体基板上に設けた絶縁膜の上面に配 象形成用パターンを有する溝を形成する工程と、前記溝 と含む装面にパリアメタル膜を形成して前記溝の底面及 **が側面を被覆する工程と、前記溝を含むバリアメタル膜** 工程と、化学一機械研磨法により前記構内以外の銅膜又 は飼合金膜及びバリアメタル膜を除去して表面を平坦化 する工程と、前記銅膜又は銅合金膜を含む装面に鍋と反 応しない絶縁膜を堆積する工程とを含むことを特徴とす の表面に銅膜又は銅合金膜を堆積して前記構内に埋込む 5金属配線の形成方法。

記購内に埋込む工程を含む請求項1記載の金属配線の形 【請求項2】 構を含むパリアメタル膜の表面に堆積し た銅膜又は鍋合金にレーザピームを照射して流動化し前

【請求項3】 化学一機械研磨法により構内以外の銅膜 化した後反応性イオンエッチング又はイオンミリングに 又は銅合金膜及びバリアメタル膜を除去して装面を平坦 より前記銅膜又は銅合金膜の上面を薄く除去して前記溝 周囲の絶縁膜の上面よりも低くする工程を含む請求項1 又は請求項2記載の金属配線の形成方法。

【発明の詳細な説明】

0001]

[産業上の利用分野] 本発明は金属配線の形成方法に関 し、特にLSIの金属配線の形成方法に関する。

[0002]

系合金が広く使われてきた。ところが、配線の微細化が (従来の技術】LSIの配線材料としてはこれまでAI **進むにつれ、エレクトロマイグレーションやストレスマ** (グレーション等に対するAI系合金の耐性が限界に近 **けきつつあり、より信頼性の高い配線材料の検討が盛ん** こなってきている。

である事。これは、Cuのヘロゲン化物の蒸気圧が低い 【0003】そうしたA1配線にとって代る材料の一つ の険補としてCuがある。しかし、Cu配線を実用化す る上で大きな問題が二つある。一つはCuの加工が困難 為に、AI系合金等で用いられている反応性イオンエッ チングが困難である事によっている。 もう一つの問題点 は、Cuは容易に酸化シリコン膜中を拡散する為、絶縁 耐圧や、トランジスター特性を劣化させる原因となるこ

【0004】加工方法としては、(A)ウェットエッチ ングによる方法、(B)リフトオフ法による方法、例え ば、プロシーディング・オブ・ザ・インターナショナル ·VLSI ·マルチレベル・インターコネクション・コ nternational VLSI multil evel interconnection conf erence) 1991年, 137~143頁に記載さ れた方法、(C) イオンミリングによる方法、例えば、 ソファレンス (Proceeding of the

アレンス (Proceeding of the in プロシーディング・オブ・ザ・インターナショナル・V しSI・マルチレベル・インターコネクション・コンフ ernatinal VLSI multileve interconnection confere nce) 1991年, 99~108頁に記載されている 方法、が知られているが、ウェットエッチングによる方 法では微細化が困難で、高集積度のLS1には適用でき

(b) はリフトオフ法を用いた従来の金属配線の形成方 **法の第1の例を説明するための工程順に示した半導体チ** [0005] 図3 (a) ~ (c) 及び図4 (a),

なる3層レジスト膜を形成する。次に、フォトレジスト 模10を露光現像してパターニングし、これをマスクと [0006] まず、図3 (a) に示すように、半導体基 板1の上に散けた酸化シリコン膜2の上にポリイミド膜 7を形成し、ポリイミド膜7の上に第1のフォトレジス 、膜8, SOG膜9, 第2のフォトレジスト膜10から ップの断油図である。

[00:07] 次に、図3 (b) に示すように、SOG膜 9をマスクとして酸素を含むドライエッチングによりフ 、て配線形成用の溝を形成し、この際に含まれる酸素ラ ジカルによる等方性エッチングにより、フォトレジスト **模8, 10及びポリイミド膜7をSOG膜9より後进き** オトレジスト版8及びポリイミド膜1を順次エッチング

してSOG膜9をパターニングする。

[0008] 次に、図3 (c) に示すように、構を含む **扱面にCr膜3,Cu膜4,Cr膜6を蒸剤法により順** 次堆積して隣内に配線を形成する。ここで、SOG膜9 がひさし状になっている為フォトレジスト版8の倒面に はてr膜,Cu膜は付着しない。なお、Cr膜3,6は ポリイミド膜7及び半導体基板1とCu膜4の反応を防 ぐためのバリアメタルである。

【0009】次に、図4 (a) に示すように、3個レジ スト膜を剥離除去する事により、3局レジスト膜上に堆 積したCu膜4及びCr膜3,6が除去され、溝内の配 線が残る。このままでは配線側面とポリイミド膜の反応 ン膜5を形成し、さらにその上にポリイミド膜11を堆 が起きるので全面にプラズマCVD法により窒化シリコ 徴して層間絶縁膜を形成する。

用いた従来の金属配線の形成方法の第2の例を説明する 【0010】図5 (a)~ (d) はイオンミリング法を ための工程順に示した半導体チップの断面図である。

【0011】まず、図5 (a) に示すように、半導体基 Cu膜4, Mo膜13を順次堆積し、Mo膜13の上に フォトレジスト膜14を強布してパターニングする。こ 板1の上に設けた敵化シリコン膜2の上にM o 膜12,

【0012】次に、図5 (b) に示すように、イオンミ こでMo膜12, 13はパイアメタルである。

3

貰13, Cu膜4, Mo膜12を順次エッチングし、配 リングによりフォトレジスト膜14をマスクとしてMo

【0013】 次に、図5 (c) に示すように、フォトレ ジスト膜14を除去した後、全面にMの膜15を成膜す

[0014] 次に、図5 (d) に示すように、異方性の **反応性イオンエッチングによりエッチバックして、配線** の関面以外のMの膜15を除去し、Mの膜12, 13, 15で被覆されたCu配線が得られる。

事が困難になってくる。また、リフトオフ時にレジスト 問題点もある。更に、基板やポリイミド膜との反応を防 **止する為のパリア膜を3回にわたって形成するので、工** [発明が解決しようとする課題] 以上説明した従来の金 **G配線形成方法は、リフトオフ法を用いる第1の例では** て、レジスト膜をマスクとする構内部へのCu膜の付着 **配が少なくなり、所望の精度の配線幅、配線形状を得る** 模上のCu膜がパーティクルの原因となりやすいという 数細な配線を形成しようとすると、隣の幅が狭くなっ 程が長くなるという問題点を有する。

【0016】また、イオンミリング法を用いる第2の例 では、レジスト膜の後退により台形状の断面形状となる 為、做細化が難しい。また、やはり3回にわたってパリ 7 膜を形成する必要が有り、工程が長くなるという問題 点を有する。

用パターンを有する構を形成する工程と、前記構を含む 安面にバリアメタル戦を形成して前記溝の底面及び側面 を被覆する工程と、前記簿を含むパリアメタル膜の装面 と、化学一機械研磨法により前記溝内以外の銅膜又は銅 【課題を解決するための手段】本発明の金属配線の形成 方法は、半導体基板上に設けた絶縁膜の上面に配線形成 合金膜及びパリアメタル膜を除去して装面を平坦化する **工程と、前記銅膜又は銅合金膜を含む装面に銅と反応し** ご銅膜又は鍋合金膜を堆積して前記溝内に埋込む工程 ない絶縁膜を堆積する工程とを含んで構成される。 [0017]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

[0018]

[0019] 図1 (a) ~ (d) は本発明の第1の実施 列を説明するための工程順に示した半導体チップの断面 【0020】まず、図1 (a) に示すように、半導体基 版1の上に酸化シリコン膜2を形成した後、酸化シリコ 7段2の数面にリソグラフィー技術及びエッチング技術 を用いて、深さ O. 5 mmの配線形成用パターンを有す 【0021】次に、図1 (b) に示すように、溝を含む 食化シリコン膜2の上にスパッタ法により厚さ0. 1μ

mのC r 膜 3 及び厚さ 0.7 μ mのC u 膜 4 を順次堆積

の装面を約1.5] /cm2 のエネルギーを捧しエキン ケレーザビームや照射し、C u版4を消動むしめ、構の [0022] 次に、図1 (c) に示すように、Cu膜4 内部に埋め込み表面を平坦化する。

u膜4及びCr膜3を順次除去して酸化シリコン膜2の 上面を解出させ、表面を平坦化する。次に、プラズマC の上面を化学ー機械研磨法により研磨し、構部以外のC VD佐により窒化シリコン模5を0.3μmの厚さに成 [0023] 次に、図1 (d) に示すように、Cu膜4

[0024] ここで、Cu膜4の代りにTiを含むCu 合金膜を用いても良い。 [0025] 図2 (a) ~ (d) は本発明の第2の実施 例を説明するための工程順に示した半導体チップの断面 図である。

2 の上面に、僕さ0. 5 mmの配線形成用パターンを有 する溝を設けた後スパッタ法によりC r 膜3及びC u 膜 4を順次堆積して形成する。次に、Cu膜4の上面をエ キシャレーザビームで照射し、Cu膜を流動せしめて溝 降部以外のCu膜4及びCr膜3を除去して表面を平坦 [002:6] 図2 (a) に示すように、第1の実施例と 同様の工程で半導体基板1の上に数けた酸化シリコン膜 内部に埋め込んだ後、化学-機械研磨法により研磨し、

リングにより構内部のCu膜4及びCr膜3の表面が酸 [0027] 次に、図2 (b) に示すように、イオンミ 化シリコン膜2の表面より0.1 μ m 低くなるようにエ ッチングする。

【0029】次に、図2 (d) に示すように、再び上面 [0028] 次に、図2 (c) に示すように、全面に厚 を化学一機械研磨法により研磨して構部以外のCr膜6 さ0.1μmのC r 膜6をスパッタ法により成膜する。 を除去する。 【0030】第2の実施例では層間絶縁膜に誘電率の高 い窒化シリコン膜を用いる事無く銅配線をバリア膜で覆 5 事が出来るので、層間容量に超因するデバイスの動作 速度の低下が問題とならない。

3

な工程を経る事によりパリア膜で覆われた加工精度の良 たが、ブランケットCVD法や鍍金法を用いても、同様 スパッタ法とレーザー熱処理による方法を用いて説明し **【0031】ここで、銅の成膜、埋め込み方法として、** い銅配線を得る事が出来る。

のCu膜を化学ー機械研磨により除去し、溝内にCu膜 こ形成した構を含む表面にCu膜を堆積した後溝内以外 を埋め込む事により配線を形成している為、ドライエッ 【発明の効果】以上説明したように本発明では、絶縁膜 チングの困難なCu膜自身をエッチングする工程を無く

までは、下層、上層、側面と少なくとも3回必要であっ たバリア膜の形成が2回で済むので工程が短縮され、製 して、加工精度良く銅配線を形成する事が出来、配線の 造コストが下がるという利点もある。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明するための工程順 こ示した断面図。 【図2】本発明の第2の実施例を説明するための工程順 に示した断面図。 【図3】従来の金属配線の形成方法の第1の例を説明す 【図4】従来の金属配線の形成方法の第1の例を説明す るための工程順に示した断面図。

[図2]

者とコン駅

[<u>図</u>]


図の窓


12, 13, 15

フォトレジスト膜


8, 10, 14 SOG膜


ポリイミド膜 **窒化シリコン膜**






3







ਹ

3

特開平06-120219

【図5】従来の金属配線の形成方法の第2の倒を説明す

るための工程順に示した断面図

るための工程順に示した断面図。

敏化シリコン膜 C r ∰

Cu環

半導体基板

[符号の説明]